| 单词 | Verilog | ||||
| 释义 |
|
项目简介: EclipseVerilogeditor是使用Verilog或VHDL语言进行硬件开发的一个辅助工具。 javakaiyuan.com | Project Information: EclipseVerilog editor is touse Verilogor VHDL language [...] for hardware development of a support tool . javakaiyuan.com |
Verilog的限 制在1990年代后期就已经变得非常明显，随着设计复杂性的不断提高，需要有更好的解决方案用于验证，要有更高的抽象程度实现高效设计与建模。 cadence.com | The limitations of Verilog became apparent in [...] the late 1990's as the growing complexity of designs mandated better solutions [...]for verification and increased abstraction levels for effective design and modeling. cadence.com |
英汉双解词典包含2273206条英汉词条，基本涵盖了全部常用单词的翻译及用法，是英语学习的有利工具。