clock synthesis

锁相回路为单晶片系统中，相当重要的混合讯号及类比元件，其功能在於时脉的产生(clock synthesis) 与同步 (synchronization) …

(4) 合成及实体设计： 逻辑合成、 测试合成、 时 脉合成(Clock Synthesis)、 时序分析(Timing Analysis)、 验证、 平面规划、 …

...内嵌 SRAM、微理器、总线收发器、高速串行接口、时钟综合（clock synthesis） 及功耗管理等模块。