logic high

高电平,high power... ... ) HLC 高电平补偿 ) logic high 逻辑高电平 ) high power level 高电平 ...

在逻辑高电位（logic high）时，藉由NMOS的控制，把PMOS的闸极接地，当逻辑低电位（logic low）时，则关闭NMOS，并 …

...-State)时选择是否具有拉高(Pull Up)至高逻辑准位(Logic High)或拉低(Pull Down)至低逻辑准位(Logic Low)之功能。

...取时，可设定某些讯号的特定条件，像是一个数位讯号的高电位 (logic high) 或低电位 (logic low)，或是一个电压讯号的特定 …