?数字锁相环(Digital Phase Lock Loop)

...CPLD等EDA设计更为广大硬件工程师所接受。其模块化设计为设计人员带来了很多方便，节约了系统的开发时间，使设计人员只需要调用这些模块或者IP核，然后组合起来就可以实现一个简单的功能。全数字锁相环（DPLL）就是其中一个典型的例子。然而DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。

?全数字锁相环

全数字锁相环(ADPLL)是数字射频中最重要的模块之一,它不仅是发射机实现软件可配置通用调制器的基础,还是为接收机提供宽调频范围本振信号的基础。

?数字锁相环路

传统的全数字锁相环路(DPLL)是由中、小规模TTL集成电路组成。这类DPLL工作频率低，靠得住性较差。

?锁相环

23全数字锁相环 全数字锁相环（ADPLL）是完全的数字系统。首先，数字意味着这个系统只含有逻 辑器件，而且数字还意味着整个系统里的全部信号都是数字的。