[计]?逻辑综合

逻辑综合(Logic synthesis):通过逻辑综 合工具将硬件描述语言描述的设计通过分析,

?逻辑电路合成

逻辑电路合成（Logic synthesis） 确定设计描述之功能无误之后，便可借由合成器（synthesizer）进行电路合成。

?从逻辑分析

...pollo；20年的开展，从硬件描画说话（或是图形输出工具）到逻辑仿真工具（LOGIC SIMULICATION），从逻辑分析（logic synthesis）到主动布局布线(car plmakeing ane &rev; route)体系；从物理规则检测(DRC &rev; ERC)和参数提取(LVS)到芯片的最终测试；当代EDA...