Furthermore, a fast synthesis for the cyclic-code counter using additional flip-flop is also proposed.
此外，还提出了使用附加触发器时循环码计数器的快速综合法。
2
Finally, Computer simulation has shown that above flip-flop and adiabatic variable counter are stable with lower power consumption.
最后用计算机模拟程序检验绝热触发器和可变计数电路的结果。
3
Original conditions: Use D flip-flop (74 LS 74), " and" gate (74 LS 08), " or" gate (74 LS 32), non-gate (74 LS 04), three binary mod 5 counter design.
原始条件：使用D触发器（ 74 LS 74 ）、“与”门 （ 74 LS 08 ）、“或”门（ 74 LS 32 ）、非门 （ 74 LS 04 ），设计三位二进制模5计数器。